메모리 반도체 TSV(Through-Silicon Via)의 장점과 분류

메모리 반도체 TSV의 장점

실리콘 관통 전극은 약자로 TSV라고 부르며 Through-Silicon Via의 약자로 실리콘 기판의 전면과 후면 사이에 수직 상호 연결을 생성하기 위해 반도체 패키징에 사용되는 기술입니다. 일반적으로는 칩을 적층하기 위한 기술로서 기존에는 칩을 적층할 때 칩과 칩, 칩과 서브 스트레이트의 연결을 와이어로 하던 것을 칩에 구멍을 뚫어서 전도성 재료인 금속 등으로 채우고 이렇게 만들어진 칩들을 수직으로 연결하면서 적층하는 기술을 의미한다. 
TSV는 수직 전기 연결을 생성하기 위해 실리콘 기판을 통해 구멍을 에칭하고 구리와 같은 전도성 물질로 채워서 생성됩니다.

TSV(Through-Silicon Via) 기술은 반도체 패키징에 사용되는 기존의 와이어 본딩 또는 플립 칩 본딩 기술에 비해 장점이 많이 있습니다. TSV의 장점은 아래와 같습니다.

장치 밀도 증가: TSV를 사용하면 여러 개의 다이가 수직으로 층층이 쌓이고 TSV와 연결되는 3D 집적 회로를 만들 수 있습니다. 이것은 더 작은 폼 팩터에서 더 높은 장치 밀도와 기능을 가능하게 합니다.
상호 연결 길이 감소: TSV는 실리콘 기판의 전면과 후면 사이에 수직 전기 연결을 제공하여 기존 본딩 기술에 비해 상호 연결 길이를 줄입니다. 그 결과 전력 소비가 줄어들고 신호 전파가 빨라지며 성능이 향상될 수 있습니다.
향상된 열 성능: TSV는 기존 접합 기술보다 더 효율적으로 열을 발산하는 데 도움이 될 수 있습니다. 열이 다이에서 빠져나가는 직접적인 경로를 제공함으로써 TSV는 열 성능을 개선하고 과열 위험을 줄일 수 있습니다.
증가한 대역폭: TSV는 기존 본딩 기술에 비해 더 높은 대역폭을 제공할 수 있습니다. 상호 연결 길이가 짧고 기판의 전면과 후면 사이의 직접 연결로 인해 신호 전파 속도가 빨라지고 데이터 전송 속도가 빨라질 수 있습니다.
디자인 유연성: TSV 기술은 기존 본딩 기술에 비해 더 큰 디자인 유연성을 제공합니다. 3D 통합 및 보다 컴팩트한 설계를 가능하게 함으로써 TSV는 시스템 설계자가 성능과 기능을 최적화할 수 있는 더 많은 옵션을 제공할 수 있습니다.

TSV의 경우에는 칩의 한가운데도 뚫어서 전극으로 만들고 서로 연결할 수 있어서 핀의 개수도 와이어를 이용한 경우보다 훨씬 더 늘릴 수 있습니다.
또한 위 칩에서 바로 아래 칩에 전기 신호를 전달하고자 할 때 TSV를 이용한 칩 적층은 TSV를 이용해서 바로 아래로 신호가 전달됩니다. 신호 전달 경로의 길이가 훨씬 짧아지게 되는 것입니다.
전반적으로 TSV 기술의 장점은 고성능 컴퓨팅, 모바일 장치 및 기타 고속 및 고밀도 애플리케이션을 위한 매력적인 옵션입니다. 그러나 TSV를 구현하려면 특수 장비 및 프로세스가 필요할 수 있으며 기존 패키징 기술에 비해 비용이 높을 수 있습니다.

TSV는 일반적으로 고성능 컴퓨팅, 모바일 장치 및 기타 고속 및 고밀도 애플리케이션을 위한 고급 패키징 애플리케이션에 사용됩니다. TSV를 구현하려면 특수 장비 및 프로세스가 필요하며 기존 패키징 기술에 비해 비용이 높을 수 있습니다. 그러나 성능과 크기가 중요한 요소인 애플리케이션에서는 TSV의 이점이 비용보다 클 수 있습니다.
TSV의 장점을 패키지 크기, 성능, 가격 경쟁력 등에서 얘기할 수 있지만 지금 TSV 기술이 많이 적용되려는 이유는 바로 성능 때문임이 가장 큽니다.

 

메모리 반도체 TSV의 분류

TSV(Through-Silicon Via) 기술은 위치, 설계 및 비어 생성에 사용되는 제조 공정에 따라 분류할 수 있습니다. 다음은 TSV의 몇 가지 일반적인 분류입니다.
MV(Through-Mold Via): TMV는 패키징 공정 중에 몰드 컴파운드에 비어를 형성하여 생성됩니다. 이 기술은 저비용 저밀도 TSV를 만드는 데 사용할 수 있습니다.
Via-First: Via-First 접근 방식에서 TSV는 다이가 부착되기 전에 실리콘 기판에 생성됩니다. 이 방법을 사용하면 비어 크기와 모양을 더 많이 제어할 수 있지만 제조하기가 더 어려울 수 있습니다.
Via-Last: Via-Last 방식에서는 다이가 기판에 부착된 후에 TSV가 생성됩니다. 이 방법은 제조가 더 쉽고 설계에 더 큰 유연성을 허용하지만 크기와 모양에 제한이 있을 수 있습니다.
전면 TSV: 전면 TSV에서 비어는 다이의 전면에 있습니다. 이 접근 방식은 더 나은 전기적 성능을 제공할 수 있지만 제조하기가 더 어려울 수 있습니다.
후면 TSV: 후면 TSV에서 비어는 다이 후면에 있습니다. 이 방법은 제조가 더 쉬울 수 있지만 비와의 크기와 모양에 제한이 있을 수 있습니다.
TWI(Through-Wafer Interconnect): TWI는 단일 웨이퍼 내의 여러 다이 사이에 수직 상호 연결을 제공하는 TSV 유형입니다. 이 접근 방식은 3D 통합을 가능하게 하고 증가한 장치 밀도 및 기능을 제공할 수 있습니다.

TSV 기술의 분류는 관련된 설계 및 제조 프로세스를 이해하고 주어진 애플리케이션에 적합한 접근 방식을 선택하는 데 중요합니다. 또한 속도 특성이 중요한 디램은 일찍부터 TSV를 적용한 칩 적층 패키지가 연구 개발되었고 양산이 시작되었지만, 이 칩들도 패키지 단계에서 칩 적층을 하여 더욱 메모리 용량이 높은 제품이 나오고 있습니다. 기존 칩 적층에 사용되는 와이어로는 전기적 특성을 만족하기 어려워서 TSV 적용을 적극적인 검토 하고 있으며 3D NAND 칩을 통해서 3D로 적층하는 구조가 될 것이라고 보고 있습니다.